

Express Mail Label No. EL048978569US

PATENT

36856.00218



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Takashi SHIKAMA, et al.	
Serial No.: Currently unknown	
Filing Date: Concurrently herewith	
For: COMPOSITE INDUCTOR ELEMENT	

TRANSMITTAL OF PRIORITY DOCUMENT

ASSISTANT COMMISSIONER FOR PATENTS
Washington, D.C. 20231

Dear Sir:

Enclosed herewith is a certified copy of Japanese Patent Application No. 10-274861 filed September 29, 1998, from which priority is claimed under 35 U.S.C. 119 and Rule 55b. Acknowledgement of the priority document is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

A handwritten signature in cursive script, appearing to read 'Joseph R. Keating', is written over a horizontal line.

Joseph R. Keating
Attorney for Applicant(s)
Reg. No. 37,368

Date: September 22, 1999

GRAHAM & JAMES LLP
801 S. Figueroa St., 14th Floor
Los Angeles, CA 90017-5554
(213) 624-2500

日本国特許庁
PATENT OFFICE
JAPANESE GOVERNMENT

#2
Priority Paper
C. Andersen
11-2999



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

1998年 9月29日

出願番号

Application Number:

平成10年特許願第274861号

出願人


Applicant (s):

株式会社村田製作所

1999年 7月28日

特許庁長官
Commissioner,
Patent Office

伴佐山 建志



出証番号 出証特平11-3053057

【書類名】 特許願

【整理番号】 MU11263-01

【提出日】 平成10年 9月29日

【あて先】 特許庁長官殿

【国際特許分類】 H01F 17/00

【発明の名称】 複合インダクタ素子

【請求項の数】 4

【発明者】

 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内

 【氏名】 鹿間 隆

【発明者】

 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内

 【氏名】 福谷 巖

【発明者】

 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内

 【氏名】 杉谷 昌美

【発明者】

 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内

 【氏名】 大島 序人

【特許出願人】

 【識別番号】 000006231

 【氏名又は名称】 株式会社村田製作所

【代理人】

 【識別番号】 100091432

 【弁理士】

【氏名又は名称】 森下 武一

【手数料の表示】

【予納台帳番号】 007618

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9004894

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 複合インダクタ素子

【特許請求の範囲】

【請求項 1】 磁性体材料を分散した少なくとも樹脂又はゴムのいずれか一方からなるブロック体に、複数のコイルを埋設させ、各コイルの端部が前記ブロック体に設けられた外部電極に電氣的に接続していることを特徴とする複合インダクタ素子。

【請求項 2】 前記各コイルが相互に異なる電気特性を有していることを特徴とする請求項 1 記載の複合インダクタ素子。

【請求項 3】 複数の導線を絶縁被覆樹脂にて一体に被覆すると共に平行に配してなる平行線を、スパイラル状に巻回させて電磁氣的に密の複数のコイルを構成し、磁性体材料を分散した少なくとも樹脂又はゴムのいずれか一方からなるブロック体に前記複数のコイルを埋設したことを特徴とする複合インダクタ素子。

【請求項 4】 電磁氣的に密の複数のコイルを構成するスパイラル状に巻回された平行線を、前記ブロック体に相互に離隔した状態で複数埋設したことを特徴とする請求項 3 記載の複合インダクタ素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、複合インダクタ素子に関し、特に、パーソナルコンピュータ等のノイズ対策部品として使用される複合インダクタ素子に関する。

【0002】

【従来の技術】

近年、パーソナルコンピュータのソフトウェアはますます複雑で高度なものになっている。このようなソフトウェアの命令を高速で処理するため、パーソナルコンピュータに搭載される CPU もクロック周波数が飛躍的に高くなっている。

【0003】

ところで、パーソナルコンピュータは、CPU を駆動するための電源回路、CPU 以外の回路を駆動するための電源回路及びハードディスクやフロッピディス

クドライブ等を駆動するための電源回路等、複数種類の電源回路を有している。これらの電源回路の中には、高いクロック周波数を有するCPUを駆動するもののように、数十アンペアもの大電流が取り出されるものがある一方、数百ミリアンペア程度の比較的、小さい電流しか取り出されないものもある。そして、これらの電源回路の各々には、取り出される電流量に対応した電流容量を有するノイズ対策部品を必要とする。従来、この種のノイズ対策部品としては、電源回路毎に各々の電流容量に応じた電流容量を有する単一素子が使用されていた。

【0004】

【発明が解決しようとする課題】

しかしながら、パーソナルコンピュータの電源回路のノイズ対策部品として、前記のような単一素子を使用すると、多種類のノイズ対策部品が必要になる。従って、ノイズ対策部品に要するコストが高くなると共に、占有スペースが大きくなるという問題があった。

【0005】

そこで、本発明の目的は、パーソナルコンピュータ等のノイズ対策部品のコストを低減し、占有スペースを小さくすることができる複合インダクタ素子を提供することにある。

【0006】

【課題を解決するための手段及び作用】

前記目的を達成するため、本発明に係る複合インダクタ素子は、磁性体材料を分散した少なくとも樹脂又はゴムのいずれか一方からなるブロック体に、複数のコイルを埋設させ、各コイルの端部が前記ブロック体に設けられた外部電極に電気的に接続していることを特徴とする。そして、各コイルは相互に異なる電気特性を有している。電気特性は、電流容量やインダクタンス等を意味する。

【0007】

以上の構成により、ブロック体の内部には、パーソナルコンピュータ等の電源回路のノイズ及び電流容量の仕様に合致するコイルが埋設される。これにより、従来の複数のノイズ対策部品が単一ユニット化される。

【0008】

また、本発明に係る複合インダクタ素子は、複数の導線を絶縁被覆樹脂にて一体に被覆すると共に平行に配してなる平行線を、スパイラル状に巻回させて電磁氣的に密の複数のコイルを構成し、磁性体材料を分散した少なくとも樹脂又はゴムのいずれか一方からなるブロック体に前記複数のコイルを埋設したことを特徴とする。

【0009】

以上の構成により、複合インダクタ素子はコモンモードチョークコイルとして作用し、電磁氣的に密の複数のコイルのそれぞれに同じ位相を有するノイズが印加されると、そのノイズの通過が阻止される。そして、電磁氣的に密の複数のコイルを構成するスパイラル状に巻回された平行線を、前記ブロック体に相互に隔離した状態で複数埋設することにより、ブロック体に複数のコモンモードチョークコイルが内蔵されたアレイタイプの複合インダクタ素子が得られる。

【0010】

【発明の実施の形態】

以下、本発明に係る複合インダクタ素子の実施の形態について添付の図面を参照して説明する。

【0011】

〔第1実施形態、図1～図5〕

本発明に係る複合インダクタ素子の一つの実施の形態の平面図を図1に、正面図を図2にそれぞれ示す。該複合インダクタ素子1は、直方体形状のブロック体2に、スパイラル状に巻回している複数（第1実施形態では四つ）のコイル11～14をそのコイル軸の方向を同一の方向に揃えて埋設してなるものである。ブロック体2の材料としては、フェライト等の磁性体材料が分散されている樹脂又はゴムの少なくともいずれか一方が使用される。

【0012】

ブロック体2の対向する二つの側面部2a、2bには、それぞれ外部電極21a～24a、21b～24bが設けられている。コイル11の端部11t、11tは外部電極21a及び21bにそれぞれ電氣的に接続され、コイル12の端部12t、12tは外部電極22a及び22bにそれぞれ電氣的に接続され、コイ

ル 13 の端部 13 t, 13 t は外部電極 23 a 及び 23 b にそれぞれ電氣的に接続され、コイル 14 の端部 14 t, 14 t は外部電極 24 a 及び 24 b にそれぞれ電氣的に接続されている。外部電極 21 a ~ 24 a, 21 b ~ 24 b は、例えば、ブロック体 2 の側面部 2 a, 2 b に Ag, Ag-Pd, Ni 等の導電性ペーストを塗布して硬化させることにより形成することができる。また、外部電極 21 a ~ 24 b は、コ字形状に成形された Ag 等からなる金属キャップにて構成されていてもよい。金属キャップは、ブロック体 2 の側面部 2 a, 2 b に嵌着された後、半田付けやスポット溶接によりコイル 11 ~ 14 の端部 11 t ~ 14 t に電氣的に接続される。

【0013】

このような構成を有する複合インダクタ素子 1 が、例えば、パーソナルコンピュータの電源回路のノイズ対策部品として実装される。ブロック体 2 の内部には、実装されるパーソナルコンピュータの電源回路のノイズ及び電流容量の仕様に合致するコイルが埋設されている。これにより、従来の複数のノイズ対策部品をユニット化することができ、ノイズ対策のためのコストを大幅に削減することができると共に、占有スペースを小さくすることができる。

【0014】

次に、複合インダクタ素子 1 の製造方法の一例を、図 3 ~ 図 5 を参照して説明する。まず、PPS 樹脂（ポリフェニレンサルファイド樹脂）にフェライト粉末を 90 重量% 混練したペレットを用意する。また、スパイラル状に巻回したコイル 11 ~ 14 のセットを、一成形ショット分用意する。

【0015】

次に、図 3 に示すように、コイル 11 ~ 14 を射出成形用の下金型 31 に設けたピン 41 ~ 44 に挿入した後、下金型 31 に上金型 32 を嵌合させる。次に、前記工程で用意したフェライト混練 PPS ペレットを溶解させて、矢印 A1 で示すように、下金型 31 と上金型 32 の間に射出し、一次射出成形を行う。その後、下金型 31 を外してピン 41 ~ 44 をコイル 11 ~ 14 から抜き取り、ピン 41 ~ 44 を抜き取った凹部に前記一次射出成形と同じフェライト混練 PPS ペレットを二次射出成形する。これにより、図 4 に示すように、コイル 11 ~ 14 に

て構成されたコイルセット 33 が一成形ショット分（具体的には 4 セット分）だけ埋設された成形体 34 を製造する。

【0016】

成形体 34 は、図 4 の一点鎖線 L1 で示す位置で、スライシングマシンやダイシングソー等を用いてカットされ、ブロック体 2 毎に切り出される。得られたブロック体 2 を、図 5 に一点鎖線 L2 で示す位置でさらにカットし、ブロック体 2 の内部に埋設されたコイル 11～14 の端部 11t～14t をブロック体 2 の表面に露出させる。さらに、コイル 11～14 の端部 11t～14t が露出している側面部 2a, 2b に導電性ペーストを塗布し、硬化させる。これにより、コイル 11～14 の端部 11t～14t にそれぞれ電氣的に接続された外部電極 21a～24a, 21b～24b が形成される。このように、量産性のよい樹脂材料の成形工程とカット工程により、複合インダクタ素子 1 を効率よく製造することができる。

【0017】

〔第 2 実施形態、図 6 及び図 7〕

本発明に係る複合インダクタ素子のいま一つの実施の形態について説明する。図 6 に平面図を示す複合インダクタ素子 51 は、前記第 1 実施形態の複合インダクタ素子 1 において、巻回数の異なる（即ち、インダクタンス値の異なる）四つのコイル 61～64 をブロック体 2 に埋設したものである。コイル 61～64 の巻回数は、複合インダクタ素子 51 が接続されるパーソナルコンピュータ等の電源回路のノイズ及び電流容量の仕様により個々に決定される。ブロック体 2 の対向する二つの側面部 2a, 2b には、それぞれ外部電極 21a～24a, 21b～24b が設けられている。コイル 61 の端部 61t, 61t は外部電極 21a, 21b にそれぞれ電氣的に接続され、コイル 62 の端部 62t, 62t は外部電極 22a, 22b にそれぞれ電氣的に接続され、コイル 63 の端部 63t, 63t は外部電極 23a, 23b にそれぞれ電氣的に接続され、コイル 64 の端部 64t, 64t は外部電極 24a, 24b にそれぞれ電氣的に接続されている。

【0018】

また、図 7 に平面図を示す複合インダクタ素子 71 は、第 1 実施形態の複合イ

ンダクタ素子 1 において、巻回数に加えてコイルの線径及びコイル径が異なる四つのコイル 61 a ～ 64 a をブロック体 2 に埋設したものである。コイル 61 a ～ 64 a の線径、巻回数及びコイル径は、複合インダクタ素子 7 1 が接続されるパーソナルコンピュータ等の電源回路のノイズ及び電流容量の仕様により個々に決定される。ブロック体 2 の対向する二つの側面部 2 a, 2 b には、それぞれ外部電極 21 a ～ 24 a, 21 b ～ 24 b が設けられている。コイル 61 a の端部 61 t, 61 t は外部電極 21 a, 21 b にそれぞれ電氣的に接続され、コイル 62 a の端部 62 t, 62 t は外部電極 22 a, 22 b にそれぞれ電氣的に接続され、コイル 63 a の端部 63 t, 63 t は外部電極 23 a, 23 b にそれぞれ電氣的に接続され、コイル 64 a の端部 64 t, 64 t は外部電極 24 a, 24 b にそれぞれ電氣的に接続されている。

【0019】

このような構成を有する複合インダクタ素子 5 1 及び 7 1 は、例えばパーソナルコンピュータの複数の電源回路にそれぞれ対応する電流容量及びノイズ除去特性に応じて、コイル 61 ～ 64 及び 61 a ～ 64 a の組合せを変更することができる。

【0020】

[第 3 実施形態、図 8 ～ 図 14]

本発明に係る複合インダクタ素子のいま一つの実施の形態について説明する。複合インダクタ素子 8 1 の斜視図を図 8 に、縦断面図を図 9 に、右側面図を図 10 にそれぞれ示す。複合インダクタ素子 8 1 は、電磁氣的に密の二つのコイル 9 1, 9 2 を内蔵している。二つのコイル 9 1, 9 2 は、二本の導線 9 1 a, 9 2 a を絶縁被覆樹脂 9 3 にて一体に被覆するとともに平行に配した平行線 9 4 からなる。平行線 9 4 は一つのコイル軸の周りにスパイラル状に巻回され、直方体形状のブロック体 2 に埋設されている。ブロック体 2 の材料としては、フェライト等の磁性体材料が分散されている樹脂又はゴムの少なくともいずれか一方が使用される。

【0021】

ブロック体 2 の対向する二つの側面部 2 a, 2 b には、それぞれ外部電極 2 1

a, 21b 及び 22a, 22b が設けられている。コイル 91 の端部 91t, 91t は外部電極 21a, 21b にそれぞれ電氣的に接続され、コイル 92 の端部 92t, 92t (図示せず) は外部電極 22a, 22b にそれぞれ電氣的に接続されている。

【0022】

このような構成を有する複合インダクタ素子 81 は、二つのコイル 91, 92 が絶縁被覆樹脂 93 内に相互に平行に配設され、かつ、電磁氣的に密に結合している。従って、複合インダクタ素子 81 は、バイファイラ型のコモンモードチョークコイルとなる。つまり、コイル 91, 92 のそれぞれに同じ位相を有するノイズが印加されると、そのノイズの通過が阻止される。また、コイル 91, 92 は断面積を比較的大きくすることができる導線 91a, 92a からなるので、コイルを構成する導体が導電性ペーストの印刷により形成される従来の積層型タイプの複合インダクタ素子と比較して、電流容量が大幅に高くなる。また、二つのコイル 91, 92 を構成する二本の導線 91a, 92a が絶縁被覆樹脂 93 により被覆されているので、二つのコイル 91, 92 の間の絶縁の信頼性も高くなる。

【0023】

次に、複合インダクタ素子 81 の製造方法の一例を、図 11 を参照して説明する。まず、フェライト粉末を PPS 樹脂に混練したペレットを用意する。また、2本の導線 91a, 92a を絶縁被覆樹脂 93 に内蔵した平行線 94 を一つのコイル軸の周りにスパイラル状に巻回してなるコイル 91, 92 を用意する。

【0024】

次に、スパイラル状に巻回した平行線 94 を射出成形の下金型 31a に設けたピン 41a に挿入した後、下金型 31a に上金型 32a を嵌合させる。次に、前記工程で用意したフェライト混練 PPS ペレットを溶解させて、矢印 A1 で示すように、下金型 31a と上金型 32a の間に射出し、一次射出成形を行う。その後、下金型 31a を外してピン 41a をスパイラル状平行線 94 から抜き取り、ピン 41a を抜き取った凹部に前記一次射出成形と同じフェライト混練 PPS ペレットを二次射出成形する。これにより、コイル 91, 92 が埋設された成形体

を製造する。

【0025】

次に、成形体の両端部を、スライシングマシンやダイシングソー等を用いてカットし、ブロック体2とする。ブロック体2の側面部2a, 2bには、コイル91, 92の端部91t, 92tが露出する。さらに、レーザ加工等により、ブロック体2の側面部2a, 2bに案内溝95（図10参照）を形成する。この案内溝95に従って、コイル91, 92のそれぞれの端部91t, 92tを引き回し、案内溝95内に端部91t, 92tを収容する。

【0026】

その後、コイル91, 92の端部91t, 92tが露出している側面部2a, 2bに導電性ペーストを塗布し、硬化させる。これにより、コイル91, 92の端部91t, 92tにそれぞれ電氣的に接続された外部電極21a, 21b及び22a, 22bが形成される。

【0027】

このようにして製造した複合インダクタ素子81の耐電圧、結合係数、直流抵抗の比較結果を表1に示す。表1には、比較のため、複数の磁性層と2組のコイル形成用導体とを交互に積層して構成した積層型タイプの複合インダクタ素子の測定結果も併せて記載している（比較例1及び比較例2参照）。比較例1は、コイル形成用導体の各層を単に上下に重畳した構造のものである。比較例2は、コイル間の結合係数を向上させるために、コイル形成用導体層間に磁性層より低い透磁率 μ を有する電気絶縁材を配設した構造のものである。

【0028】

【表 1】

表 1

	耐電圧	結合係数	直流抵抗
実施例	100V	99%	10mΩ
比較例 1	50V	80%	1Ω
比較例 2	16V	95%	1Ω

【0029】

表 1 から分かるように、実施例の複合インダクタ素子 81 は、絶縁信頼性、結合係数ともに良好な結果が得られた。耐電圧に関しては、平行線 94 の絶縁被覆樹脂 93 の耐電圧が高いことによるものであり、樹脂の選択によりさらに耐電圧を向上させることができる。また、複合インダクタ素子 81 は、ブロック体 2 の透磁率 μ が 1.3 程度であるのに対して、絶縁被覆樹脂 93 の透磁率 μ は 1 で相対的に磁気抵抗が高い。従って、コイル 91, 92 の途中から磁束が漏れる（ショートパス）現象の比率が積層タイプの複合インダクタ素子と比較して小さく、結合係数が大幅に向上する。さらに、複合インダクタ素子 81 は、導線 91a, 92a として、線径が比較的大きな Cu 等の卑金属の導線を使用することができるので、大電流による発熱による断線の問題も解消される。

【0030】

図 12 及び図 13 の複合インダクタ素子 101 は、二本の導線 91a, 92a を絶縁被覆樹脂 93 により平行に配した平行線 94 により二つのコイル 91, 92 を形成するようにしたが、図 12～図 14 に示すように、三本（それ以上でもよい）の導線 96a, 97a, 98a を絶縁被覆樹脂 93 により平行に配した平行線 99 を、一つのコイル軸の周りにスパイラル状に巻回して電磁氣的に密の三つのコイル 96, 97, 98 を形成し、それを磁性体材料を分散させたブロック体 2 内に埋設するようにしてもよい。そして、図 14 に示すように、ブロック体 2 に形成した案内溝 95a を通して、ブロック体 2 に設けられた外部電極 21a～23a 及び 21b～23b にコイル 96～98 の端部 96t～98t が電氣的

に接続される。

【0031】

また、ブロック体2に埋設する平行線の数はいくつに限るものではなく、複数のスパイラルに巻回した平行線をそれぞれ離隔した状態でブロック体2に埋設してもよい。これにより、ブロック体2に複数のコモンモードチョークコイルが内蔵されたアレイタイプの複合インダクタ素子が得られるため、さらに占有スペースを小さくすることができる。

【0032】

【他の実施形態】

本発明は、前記実施形態に限定されるものでなく、その要旨の範囲内で種々に変更することができる。例えば第1及び第2実施形態において、コイルの数は4個に限らず、ノイズ対策部品として実装される機器もしくは製品の仕様により要求される任意の個数とすることができる。また、コイルは、スパイラル状に巻回されたものの他に、直線状のものであってもよい。

【0033】

【発明の効果】

以上の説明からも明らかなように、本発明によれば、磁性体材料を分散した少なくとも樹脂又はゴムのいずれか一方からなるブロック体に、複数のコイルを埋設させることにより、従来の複数のノイズ対策部品を単一ユニット化することができる。この結果、ノイズ対策のためのコストを大幅に削減することができる。

【0034】

また、複数の導線を絶縁被覆樹脂にて一体に被覆すると共に平行に配してなる平行線を、スパイラル状に巻回させて電磁氣的に密の複数のコイルを構成し、ブロック体に前記複数のコイルを埋設することにより、耐電圧が高く、結合係数が大きくかつ大きな電流容量を有するコモンモードチョークコイルとして機能する複合インダクタ素子を得ることができる。

【図面の簡単な説明】

【図1】

本発明に係る複合インダクタ素子の第1実施形態を示す平面図。

【図 2】

図 1 に示した複合インダクタ素子の正面図。

【図 3】

図 1 に示したの複合インダクタ素子の製造方法を示す断面図。

【図 4】

図 3 に続く製造工程を示す平面図。

【図 5】

図 4 に続く製造工程を示す一部縦断面図。

【図 6】

本発明に係る複合インダクタ素子の第 2 実施形態を示す平面図。

【図 7】

本発明に係る複合インダクタ素子の第 2 実施形態の変形例を示す平面図。

【図 8】

本発明に係る複合インダクタ素子の第 3 実施形態を示す外観斜視図。

【図 9】

図 8 に示した複合インダクタ素子の縦断面図。

【図 10】

図 8 に示した複合インダクタ素子の右側面図。

【図 11】

図 8 に示した複合インダクタ素子の製造方法を示す断面図。

【図 12】

図 8 に示した複合インダクタ素子の変形例を示す外観斜視図。

【図 13】

図 12 に示した複合インダクタ素子の縦断面図。

【図 14】

図 12 に示した複合インダクタ素子の右側面図。

【符号の説明】

1…複合インダクタ素子

2…ブロック体

11～14…コイル

21a～24a, 21b～24b…外部電極

51…複合インダクタ素子

61～64, 61a～64a…コイル

71, 81…複合インダクタ素子

91, 92…コイル

91a, 92a…導線

93…絶縁被覆樹脂

94…平行線


96～98…コイル

96a～98a…導線


99…平行線

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】



【図 13】



【図 14】



【書類名】 要約書

【要約】

【課題】 ノイズ対策部品のコストを低減し、占有スペースを小さくすることができる複合インダクタ素子を提供する。

【解決手段】 磁性体材料が内部に分散された樹脂又はゴムからなるブロック体 2 に、スパイラル状に巻回しているコイル 11～14 をそのコイル軸の方向を同一の方向に揃えて埋設する。コイル 11～14 は、そのコイル軸に直交するブロック体 2 の二つの面 2a, 2b にそれぞれ形成された外部電極 21a～24a 及び 21b～24b に端部 11t～14t が電氣的に接続されている。

【選択図】 図 1

【書類名】 職権訂正データ
【訂正書類】 特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000006231

【住所又は居所】 京都府長岡京市天神二丁目26番10号

【氏名又は名称】 株式会社村田製作所

【代理人】 申請人

【識別番号】 100091432

【住所又は居所】 大阪府大阪市中央区南本町4丁目2番18号 サン

モトビル 森下特許事務所

【氏名又は名称】 森下 武一

出 願 人 履 歴 情 報

識別番号 [000006231]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 京都府長岡京市天神二丁目26番10号

氏 名 株式会社村田製作所